آموزش مقدماتی FPGA

این دوره آموزشی در روزهای جمعه صبح (ساعت 12:00-09:00) برگزار می‌شود.

ظرفیت دوره محدود می‌باشد.

مدرس دوره: مهندس محسن آجرلو _ مقام سوم مسابقات جهانی FPGA

مدت دوره: 24 ساعت

شروع دوره: 5 بهمن ماه 1397

مکان برگزاری: تعاونی علمی آموزشی و پژوهشی دانشگاه صنعتی امیرکبیر

"" سرفصل های دوره آموزش مقدماتی FPGA ""

۱. مروری بر روند طراحی و پیاده سازی سیستم‌های دیجیتال
۲. معرفی تراشه‌های قابل برنامه‌ریزی (PLD و FPGA)ها
۳. معرفی زبان‌های توصیف سخت‌افزار از جمله: VHDL ,Verilog و SystemC و مقایسه آن‌ها با زبان‌های نرم‌افزاری
۴. آشنایی با شرکت‌های سازنده FPGA و نرم افزارهای مربوطه

آشنایی کلی با مراحل طراحی تا پیاده سازی با VHDL
۱. سطوح مختلف طراحی دیجیتال و استفاده از FPGA و HDL و ASIC
۲. بررسی ویژگی‌ها و ابزارهای موجود در VHDL
۳. مشاهده نمونه طراحی‌ها و برنامه‌های کامپیوتری به زبان VHDL جهت آشنایی اولیه
معرفی نرم‌افزار Xilinx ISE
۴. شروع کار با نرم‌افزار ISE
۵. سنتز (Synthesis) نمونه طراحی‌هایی ساده و شبیه سازی Test Bench در نرم افزار Xilinx ISE
۶. مشاهده نتایج حاصل از جمله نتایج سنتز، گزارش منابع مصرفی، شماتیک و شبیه سازی در نرم‌افزار Xilinx ISE

مفاهیم اولیه در VHDL
۱. شمای کلی و معماری کد VHDL
۲. اپراتورهای منطقی، مقایسه و ریاضیاتی
۳. سیستم نمایش اعداد در VHDL / FPGA
۴. اپراتورهای شیفت

۵.Typeهای پرکاربرد در VHDL

۶. Logicها یا منطق‌ها در VHDL
۷. معرفی Objectها در VHDL
۸. قواعد نام گذاری در VHDL
۹. بررسی کامل Objectهای Signal و Constant شامل انواع مختلف تعریف، مقدار دهی و سایر نکات مهم

۱۰.Signal Assignment
۱۱. انواع روش های ایجاد تاخیر در Signal Assignment یا Signal Model
۱۲. مثال‌های تکمیلی شامل چندین نمونه طراحی Gate – Level به همراه شبیه‌سازی و بررسی نتایج و نکات
۱۳. مثال‌های تکمیلی و بررسی نکات
۱۴. آشنایی با Packageهای std_logic_arith و numeric_std
۱۵. جمع و تفریق اعداد علامت دار / بدون علامت به روش مکمل دو در سیستم اعداد VHDL / FPGA

 شروع طراحی و شبیه سازی
۱. معرفی انواع Port و Generic
۲. ایجاد و نوشتن Test Bench به منظور تست طراحی
۳. بررسی چند نمونه طراحی و شبیه سازی Test Bench
۴. آشنایی با Assertion Statements

۵.Type Conversion
۶. بررسی سیستم‌های نمایشی اعداد

 ساختارهای زبانی VHDL
۱. عبارت‌های شرطی Concurrent شامل When-else و With-Select
۲. بررسی برخی دیگر از اپراتورهای موجود در VHDL

۳.Component Instantiation & Binding یا نمونه سازی

۴.For – Generate

۵.For – If – Generate
۶. ایجاد اعداد Random
۷. آشنایی با پکیج math-real

۸.Direct Instantiation & Binding
۹. مفهوم Sequential Statements

۱۰.Process Statement
۱۱. معرفی Object به نام Variable و مقایسه با Signal
۱۲. بررسی مثال‌ها و نکاتی مهم پیرامون اختلاف بین Signal و Variable از جمله زمان دریافت مقدار
۱۳. بررسی مکانیزم‌های مختلف دریافت مقدار Signal و Variable در Process Statement
۱۴. آموزش اولیه نرم افزار ModelSim از جمله ایجاد پروژه و افزودن فایل، Compile، شبیه سازی و نمایش مقدار Variable

۱۵.If – Then – Else Statement
۱۶. معرفی Object به نام Shared Variable
۱۷. طراحی و شبیه سازی یک ماژول (Module) با چند Architecture
Case-When Statement
۱۸. مساله ایجاد شدن Latch در مدارهای ترکیبی و روش های رفع آن
۱۹. طراحی ماشین حالت (Finite State Machine)
۲۰. آشنایی با تعریف type جدید
۲۱. بررسی نتایج سنتز، Encoding و تعبیر سخت افزاری FSM
۲۲. بررسی و مقایسه ماشین حالت های Mealy و Moore
۲۳. تعریف Type و Subtype
۲۴. تعریف Physical Type
۲۵. تعریف Record
۲۶.بررسی Type ها و Subtype های از پیش تعریف شده در VHDL

۲۷. بررسی Attribute های از پیش تعریف شده Array, Type, Signal, Entity
۲۸. آرایه (Array) یک بعدی و چند بعدی
۲۹.Function/Operator Overloading
۳۰. حلقه ها شامل: For – loop ,While – loop ,Infinite – Loop

۳۱.Subprogram
۳۲. تعریف Function
۳۳. تعریف Procedure
۳۴. بررسی روش‌های ایجاد اعداد Random
۳۵. نمونه‌هایی از مدل سازی سطح بالای سخت افزار با VHDL
۳۶. کتابخانه یا Library و تعریف Package
۳۷. ایجاد Library و Package
۳۸.Wait Statements
بررسی مثال‌های کاربردی

"" معرفی مختصر مدرس دوره: ""

مهندس محسن آجرلو

فارغ التحصیل رشته مهندسی برق کنترل دانشگاه صنعتی امیرکبیر

دانشجوی تحصیلات تکمیلی گرایش مدارهای مجتمع الکترونیک دانشگاه صنعتی مالک اشتر

مقام سوم مسابقات جهانی FPGA

مدیر داخلی شرکت تیپالس