رویداد به پایان رسیده است!
آرایه‌های سیستولیک: سلول پایه شتاب دهنده‌های شبکه‌های عصبی عمیق در تاریخ یکشنبه ۲۶ خرداد به پایان رسیده است. (جزئیات بیشتر)
کاور
یک‌شنبه ۲۶ خرداد ساعت ۱۴:۰۰

آرایه‌های سیستولیک: سلول پایه شتاب دهنده‌های شبکه‌های عصبی عمیق

  • رایگان
  • اصفهان
  • فنی، مهندسی و صنعت
مهلت ثبت‌نام برای این رویداد به پایان رسیده است.

سخنرانان

دکتر مهران رضایی
دکتر مهران رضایی
عضوهیات علمی دانشکده مهندسی کامپیوتر دانشگاه اصفهان

آرایه‌های سیستولیک: سلول پایه شتاب‌دهنده‌ شبکه‌های عصبی عمیق


طی چند سخنرانی گذشته توسط مهندس محمدی، دکتر کلباسی و خودم زمینه لازم برای بررسی جزئیات شتاب‌دهنده‌ها در DNN فراهم شده است. به عنوان مثال در سخنرانی‌های گذشته متوجه شدیم که طراحی سخت‌افزاری دامنه محور و یا خاص منظوره چیست. در این سخنرانی قصد دارم در آغاز مدل MISD را معرفی کنم. چه مدل معماری موازی SIMD و چه MISD هردو جزو مدل‌های مورد استفاده در طراحی سخت‌افزاری دامنه محور محسوب می‌شوند. Vector Processorها و GPUها از مدل معماری موازی  SIMDنشات گرفته اما آرایه های سیستولیک از مدل MISD تبعیت می‌کنند که البته تمرکز این سخنرانی روی همین دسته است. در ادامه و طی یک مثال ساده کانولوشن، نحوه بکارگیری آرایه‌های سیستولیک در برنامه‌های کاربردی موازی منظم را توضیح خواهم داد. در پایان یک معماری ساده برای آرایه‌های سیستولیک ارائه می‌کنم و مسیرهای پژوهش جدیدی را در این زمینه عنوان خواهم کرد. تقریبا در تمامی شتاب‌دهنده‌های شبکه‌های عصبی عمیق مانند Google TPU و Microsoft Catapult از آرایه‌های سیستولیک به عنوان سلول پایه طراحی استفاده شده است چرا که هسته اصلی DNNها کانولوشن است و عملیات پایه آن خوراک ارایه‌های سیستولیک می‌باشد.

 این سخنرانی بطور عام برای دوستانی ارزشمند است که به معماری کامپیوتر علاقه دارند. اما بطور خاص عزیزانی که تصمیم دارند پژوهش خود را به سمت شتاب‌دهنده‌های دی ان ان معطوف کنند از این سخنرانی استفاده خواهند برد.

لیست مقالاتی که در این سخنرانی از آنها استفاده کرده‌ام:

H. T. Kung, “Why Systolic Architectures?,” Computer, vol 15, pp. 37-46, January 1982

H. T. Kung, S. W. Song, "A Systolic 2-D Convolution Chip," Carnegie Mellon University’s Technical paper No. CMU-CS-81-10, March 1981

آدرس

اصفهان میدان آزادی، دانشگاه اصفهان، دانشکده مهندسی کامپیوتر، تالار دکتر براآنی

موقعیت جغرافیایی رویداد

برگزار‌کننده

آواتار

گروه معماری کامپیوتر دانشگاه اصفهان

رویداد های برگزارشده۴۰
رویداد های فعال۰
تعداد افراد توصیهکننده این برگزارکنندهبیشتر از ۱۰ نفر